## PTO 2000-500

# Foreign Documents Division Request Form

S.T.I.C. Translations Branch

for U.S. Serial No. 08/809,463 (APPEAL BRIEF)

Requester's Ex. PHAT X. CAO Org. or Art Unit Phone 308-4917 Date of Request	2814 Office CP4-4B06 Location IO/21/99 Date Needed By
PLEASE COMPLETE ONE REQUEST FORM DOCUMENT MUST BE ATTACHED FOR TR	FOR FACE DOCUMENT
Pub/Date	Pages
Other - Language  Document Delivery Mode: In-house Date	t an equivalent? Yes No  Language  Country  e mail
COPY/SEARCH  Processor: Xamue  Date assigned: Date filled:	
No equivalent found Equivalent found Country and document no.:	In-house Translator Assgn. Retnd.  Retnd.  Contract Name Priority Sent //3/47 Retnd.  Retnd.

```
DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat
(c) 1999 European Patent Office. All rts. reserv.
                                                   <No. of Patents: 001>
Basic Patent (No, Kind, Date): DE 4129647 A1 920402
Patent Family:
                 Kind Date
    Patent No
                                 Applic No
                                              Kind Date
    DE 4129647
                 A1 920402
                                DE 4129647
                                             A 910906 (BASIC)
Priority Data (No, Kind, Date):
    EP 90118720 A 900928
PATENT FAMILY:
GERMANY (DE)
  Patent (No, Kind, Date): DE 4129647 A1 920402
    METALLISIERUNG ZUM DRAHTBONDEN FUER EINEN HALBLEITER (German)
    Patent Assignee: SIEMENS AG (DE)
    Author (Inventor): NIRSCHL ERNST DR (DE); LANG GISELA (DE);
      WEISPFENNING INGRID (DE)
    Priority (No, Kind, Date): EP 90118720 A
                                                900928
    Applic (No, Kind, Date): DE 4129647 A 910906
    IPC: * H01L-023/482
    Derwent WPI Acc No: ; C 92-115605
    Language of Document: German
GERMANY (DE)
Legal Status (No, Type, Date, Code, Text):
    DE 4129647
                 P
                      900928 DE AA
                                            PRIORITY (PATENT APPLICATION)
                              (PRIORITAET (PATENTANMELDUNG))
                              EP 90118720 A 900928
                      910906 DE AE
                                           DOMESTIC APPLICATION (PATENT
    DE 4129647
                  P
                              APPLICATION) (INLANDSANMELDUNG
                               (PATENTANMELDUNG))
                              DE 4129647 A 910906
                                           LAYING OPEN FOR PUBLIC
    DE 4129647
                  P
                      920402 DE A1
                              INSPECTION (OFFENLEGUNG)
    DE 4129647
                  P
                      950928 DE 8110
                                           REQUEST FOR EXAMINATION
                              PARAGRAPH 44 (EINGANG VON PRUEFUNGSANTRAEGEN
 2/9/1
DIALOG(R) File 351: DERWENT WPI
(c) 1999 Derwent Info Ltd. All rts. reserv.
008988337
             **Image available**
WPI Acc No: 92-115605/%199215%
XRAM Acc No: C92-053846
XRPX Acc No: N92-086414
  Stable multiple layer metallisation contacts for cpd. semiconductors -
  consist of contact metal, barrier of titanium-tungsten-nitride and
  wire-bond metal and can be easily processed
Patent Assignee: SIEMENS AG (SIEI
Inventor: LANG G; NIRSCHL E; WEISPFENNI I
Number of Countries: 001 Number of Patents: 001
Patent Family:
Patent No Kind Date Applicat No Kind Date DE 4129647 A 19920402 DE 4129647 A 19910906
                       Applicat No Kind Date Main IPC
                                                                Week
                                                                199215 B
Priority Applications (No Type Date): EP 90118720 A 19900928
Patent Details:
Patent Kind Lan Pg Filing Notes
                                     Application Patent
DE 4129647 A
```



**BUNDESREPUBLIK** DEUTSCHLAND

<sup>®</sup> Off nlegungsschrift <sub>10</sub> DE 41 29 647 A 1

(f) Int. Cl.5: H 01 L 23/482



**DEUTSCHES PATENTAMT**  (21) Aktenzeichen:

P 41 29 647.8

(2) Anmeldetag:

6. 9.91

Offenlegungstag:

2. 4.92

30 Unionspriorität: 32 33 31

28.09.90 EP 90 11 8720.3

(71) Anmelder:

Siemens AG, 8000 München, DE


(72) Erfinder:

Nirschl, Ernst, Dr., 8411 Wenzenbach, DE; Lang, Gisela; Weispfenning, Ingrid, 8400 Regensburg, DE

### PTO 2000-500

S.T.I.C. Translations Branch

- (5) Metallisierung zum Drahtbonden für einen Halbleiter
- Eine Metallisierung zum Drahtbonden für einen Halbleiter (1), bei der auf eine Halbleiteroberfläche ein erstes Metall (2), eine Sperre und ein zweites Metall (4) aufgebracht sind, soll ein wirtschaftliches Herstellverfahren, einen kleinen elektrischen Widerstand, ein einfaches Strukturierverfahren und Stabilität während der Weiterverarbeitung und während des Betriebs des Halbleiterbauelements ermöglichen. Die Sperre (5) zwischen dem ersten Metall (2) und dem zweiten Metall (4) besteht aus Titan-Wolfram-Nitrid (TiWN).



#### Beschreibung

Die Erfindung betrifft eine Metallisierung zum Drahtbonden für einen Halbleiter nach dem Oberbegriff des Patentanspruchs 1.

In der Halbleitertechnik, insbesondere bei den III-V-Halbleitern, die hier als Beispiele herangezogen werden, sind neben Einfachmetallisierungen häufig Metallisierungsfolgen notwendig, um Anschlüsse für den elektrischen Kontakt zu bekommen.

Fig. 2 zeigt einen typischen Aufbau für eine Metallisierungsfolge. Auf einem Halbleiter 1 befindet sich ein erstes Metall 2. Auf dem ersten Metall 2 ist eine Sperre 3 vorgesehen. Auf der Sperre 3 ist ein zweites Metall 4 angeordnet. Aufgabe der Sperre 3 ist es, das erste Me- 15 tall 2 und das zweite Metall 4 sicher auseinander zu halten. Anderenfalls ergeben sich aus dem direkten Verbund von erstem Metall 2 und zweitem Metall 4 negative Eigenschaften für die ursprünglich gedachte Wirkung der beiden Einzelmetalle 2, 4.

Wenn die Metallisierungsfolge zum Drahtbonden (wire bond) vorgesehen ist, ist typischerweise das erste Metall 2 eine AuZn-Verbindung zur p-Dotierung des Halbleiters 1 oder eine AuGe-Verbindung zur n-Dotierung des Halbleiters 1 und das zweite Metall 4 ist Al 25 bzw. eine Al-Legierung oder Reinst-Au zum Wire-Bon-

Eine typische nicht gewünschte negative Eigenschaft des direkten Verbunds dieser Metalle beim Drahtbonden ist eine bestimmte AlAu-Verbindung, die sogenann- 30 te "Purpurpest", die bei höheren Temperaturen entsteht und die die Kontakteigenschaften der Metallisierungsfolge drastisch verschlechtert.

Bekannte Metallisierungen ohne Sperre weisen einen typischen Aufbau nach Fig. 3 auf. Auf einem Halbleiter 35 1 befindet sich dabei ein erstes Metall 2. Auf dem ersten Metall 2 ist ein zweites Metall 4 aufgebracht. Die Metallisierungen 2, 4 werden dabei in zwei Schritten aufgebracht: Beim ersten Schritt wird das erste Metall 2 aufgebracht, wird das erste Metall 2 mittels Fotolithogra- 40 phie und Ätzen des ersten Metalls 2 strukturiert, wird anschließend zur Erzielung einer besseren Haftung des ersten Metalls 2 auf dem Halbleiter 1 und zum Erreichen der gewünschten elektrischen Eigenschaft des Kontakts, z. B. des ohmschen Verhalten des Kontakts 45 getempert. Beim zweiten Schritt wird das zweite Metall 4 aufgebracht und strukturiert. Dieser bekannte Metallisierungsaufbau nach Fig. 3 muß mit hohem Aufwand hergestellt werden. Auch stellt diese Metallisierung terverarbeitung (Interdiffusion bei höheren Temperaturen, als Folge davon Bondprobleme) als auch ein Zuverlässigkeitsrisiko während des Betriebs dar ("Purpurpest" im Falle von AuAl-Verbindungen, mit der Folge von mechanischen Instabilitäten und eines Anstiegs des 55 läutert. elektrischen Widerstands des Kontakts).

Ein anderer bekannter Metallisierungsaufbau mit Opfersperre oder passiver Sperre kann anhand von Fig. 2 beschrieben werden. Wie bei einem Metallisierungsaufbau nach Fig. 3 werden auch dabei die Metallisierungen 60 in zwei Schritten aufgebracht: Beim ersten Schritt wird wie bei einem Metallisierungsaufbau nach Fig. 3 vorgegangen. Beim zweiten Schritt wird eine Sperre 3 aufgebracht, beispielsweise Titan als Opfersperre oder Nickel bzw. Platin als passive Sperre, sodann wird noch beim 65 zweiten Schritt das zweite Metall 4 auf die Sperre 3 aufgebracht und werden die Sperre 3 gemeinsam mit dem zweiten Metall 4 strukturiert.

Dieser Metallisierungsaufbau mit Opfersperre oder passiver Sperre erfordert einen noch höheren Aufwand als ein Metallisierungsaufbau nach Fig. 3. Sehr schwierig ist bei einem solchen Metallisierungsaufbau mit Opfersperre oder passiver Sperre vor allem beim Strukturieren das Ätzen des Nickel bzw. des Platin. Das naßchemische Atzen des Titan und des Nickel ist aufwendig und beeinträchtigt die Maßhaltigkeit. Platin kann ausschließlich sputtergeätzt werden.

Im Falle der Opfersperre gibt es zwar eine gewisse Resistenz gegenüber einer Interdiffusion des ersten Metalls 2 und des zweiten Metalls 4, jedoch besteht immer noch ein Risiko bei der Weiterverarbeitung des Halbleiterbauelements und während des Betriebs des Halbleiterbauelements, wenn sich die Sperre 3 aufgrund höherer Temperatureinwirkung auf das Halbleiterbauelement über längere Zeit zu schnell verbraucht.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Metallisierung der eingangs genannten Art anzugeben, die insbesondere in Hinblick auf die Sperre ein wirtschaftliches Herstellverfahren, einen kleinen elektrischen Widerstand, ein einfaches Strukturierverfahren und Stabilität während der Weiterverarbeitung und während des Betriebs des Halbleiterbauelements vor allem bei höheren Temperaturen und elektrischen Strömen, je nach Anwendungsfall unterschiedlich gewichtet, jeweils in optimaler Weise ermöglicht.

Die unterschiedlichen Teilaufgaben können technisch in verschiedener Art und Weise erfüllt werden:

Ein wirtschaftliches Herstellverfahren kann durch Aufdampfen, Sputtern, Galvanik erzielt werden.

Ein kleiner elektrischer Widerstand kann durch Verwendung von Metallen, Metallverbindungen, Legierungen, Nitride, Carbide erreicht werden.

Ein einfaches Strukturierverfahren kann durch Fotolithographie und anschließendes Entfernen der nicht benötigten Teile der Schicht durch Naßchemie, durch Plasmaätzen, durch Sputterätzen oder durch Abhebetechnik erreicht werden.

Stabilität während der Weiterverarbeitung und während des Betriebs des Halbleiterbauelements vor allem bei höheren Temperaturen und elektrischen Strömen kann durch passive Sperren (passive barrier), Opfersperren (sacrificial barrier), Verfüllungssperren (stuffed barrier) erzielt werden.

Erfindungsgemäß wird die zugrundeliegende Aufgabe durch eine Metallisierung nach dem Patentanspruch

Ausgestaltungen und Vorteile der Erfindung sind in nach Fig. 3 ohne Sperre sowohl ein Risiko bei der Wei- 50 den Unteransprüchen und in der Beschreibung angege-

> Erfindungsgemäß wird eine Verfüllungssperre Titan-Wolfram-Nitrid (TiWN) eingeführt.

> Die Erfindung wird anhand der Zeichnung näher er-

Fig. 1 zeigt schematisch eine erfindungsgemäße Me-

Fig. 2 und 3 erläutern den typischen Aufbau von bekannten Metallisierungsfolgen.

Bei Fig. 1 ist auf einem Halbleiterkörper 1 ein erstes Metall 2 aufgebracht. Auf dem ersten Metall 2 ist eine Sperre 5 aus Titan-Wolfram-Nitrid vorgesehen. Auf die Sperre 5 ist ein zweites Metall 4 aufgebracht. Wenn der Halbleiter 1 ein optisches Halbleiterbauelement repräsentiert, werden durch das erste Metall 2 auch optische Eigenschaften dieses optischen Halbleiterbauelements beeinflußt. Die Sperre 5 bildet eine Festkörper-Diffusi nssperre zwischen dem ersten Metall 2 und dem

zweiten Metall 4. Das zweite Metall 4 ist ausgewählt in Hinblick auf die Kontaktierung des Halbleiterbauelements, z. B. in Hinblick auf das Drahtbonden. Die Sperre 5 verhindert die Beeinflussung der optischen Eigenschaften des Systems, welches aus dem Halbleiter 1 und dem ersten Metall 2 besteht, durch das zweite Metall 4.

Besonders vorteilhaft ist es, wenn auf den Halbleiter 1 sämtliche Schichten der Metallisierung im wesentlichen in nur einem einzigen Schritt aufgebracht werden. Dabei werden zuerst das erste Metall 2, die Sperre 5 und 10 das zweite Metall 4 übereinander auf den Halbleiter 1 vorzugsweise durch Sputtern aufgebracht. Sodann wird die gesamte Schichtfolge der Metallisierung, bestehend aus dem ersten Metall 2, der Sperre 5 und dem zweiten Metall 4 strukturiert. Die Strukturierung kann durch 15 Fotolithographie und anschließendes Entfernen der nicht benötigten Teile der Schichtfolge mit üblichen naßchemischen Ätzmitteln erfolgen. Sodann wird der Halbleiter 1 zusammen mit der gesamten Schichtfolge bestehend aus erstem Metall 2, Sperre 5 und zweitem 20 Metall 4 getempert durch Temperaturbehandlung. Die Temperaturbehandlung kann bei Temperaturen zwischen 400-550°C erfolgen. Die Temperaturbehandlung kann sich je nach Anforderung über einen Zeitbereich zwischen einer Minute und 30 Minuten erstrecken. 25

Die Metallisierungsfolge kann auf den Halbleiter 1 auch in zwei oder in drei Schritten aufgebracht werden. Beim Aufbringen der Metallisierungsfolge auf den Halbleiter 1 in zwei Schritten wird vorteilhaft das erste Metall 2 auf den Halbleiter 1 aufgebracht. Sodann wer- 30 den die Sperre 5 und das zweite Metall 4 in einem Schritt aufgebracht, strukturiert und getempert. Beim Aufbringen der Metallisierungsfolge auf den Halbleiter 1 in drei Schritten ist es vorteilhaft, zwischen der Sperre 5 und das zweite Metall 4 einen Haftvermittler 6 anzuordnen. Als Haftvermittler kann Titan dienen. Eine Strukturierung der Metallisierungsschichten 2, 4, 5, 6 ist nach dem Aufbringen jeder einzelnen Metallisierungsschicht möglich und kann vorteilhaft sein, z. B. zur Erziehung selektiver Atzschritte.

Beim Aufbringen von zwei Schichten übereinander im wesentlichen in einem Schritt ist die Grenzfläche (Interface) zwischen diesen beiden Schichten sauber und wohl definiert. Beim Aufbringen von zwei Schichme zwischen diesen beiden Schichten. Besonders vorteilhaft ist daher das Aufbringen der Schichten 2, 3, 4 auf den Halbleiter 1 im wesentlichen in nur einem Schritt.

Die Sperre 5 aus Titan-Wolfram-Nitrid dient als Festkörper-Diffusionssperre zwischen einem ersten Metall 50 2 und einem zweiten Metall 4. Eine Metallisierungsfolge nach Fig. 1 ist temperaturstabil und ermöglicht damit ein vereinfachtes Weiterverarbeiten des Halbleiterbauelements. Insbesondere muß daher beim Kontaktieren des Halbleiterbauelements, beispielsweise beim Draht- 55 bonden, nicht besonders auf die verwendete Temperatur geachtet werden.

Eine Metallisierung nach Fig. 1 ermöglicht einen geringen Aufwand beim Aufbringen der gesamten Metallisierung auf den Halbleiter 1. Bei entsprechender Aus- 60 legung der verwendeten Vorrichtung zur Herstellung einer Metallisierung nach Fig. 1 können alle Metallisierungsschichten in einer einzigen Anlage, vorzugsweise in einer einzigen Sputteranlage, aufgebracht werden.

Eine Metallisierung nach Fig. 1 ist von hoher Qualität. 65 takte. Da die Halbleiterscheiben während des Herstellungsprozesses der Metallisierung nicht aus dem Vakuum der verwendeten Anlage zur Herstellung der Metallisierung

herauskommen, können keine Kontaminationen aus der Luft auftreten, was die Bildung schädlicher Interface-Schichten zwischen den einzelnen Metallschichten verhindert. Weiterhin lassen sich die Eigenschaften der Sperre 5 durch Änderung der Zusammensetzung und Dicke des Titan-Wolfram-Nitrids einstellen. Z. B. läßt sich der elektrische Widerstand durch den Stickstoffgehalt des Titan-Wolfram-Nitrids einstellen. Z.B. läßt sich die sichere Absperrung einer etwas rauheren Oberfläche eines Metalls durch Erhöhung der Dicke der Sperre 5 einstellen.

Bewährt haben sich Prozesse zur Herstellung der Metallisierung mit Sputtertargets mit Zusammensetzungen von 10% Titan und 90% Wolfram bei einer Stickstoffzugabe von 5 – 20% im Argon-Sputtergas bei niedergeschlagenen Schichtdicken von 0,1 - 1 μm.

Die Sperre 5 aus Titan-Wolfram-Nitrid kann mit hoher Maßhaltigkeit einfach strukturiert werden durch naßchemisches Ätzen mit H2O2/NH4OH-Lösungen oder durch Plasmaätzen im CF4/O2-Gas.

Bei der Weiterverarbeitung des Halbleiterbauelements, zu dem der Halbleiter 1 gehört, besteht kein Risiko durch höhere Temperaturen, da die Titan-Wolfram-Nitrid-Schicht sich bei Temperaturen von selbst 550°C über eine Stunde hinweg nicht verändert und da solche Temperaturbelastungen bei den nachfolgenden Schritten der Bauelementenherstellung wie alle Arten von Die-Bonden (Kleben, Löten, Legieren) oder Wire-Bonden und Umhüllungsprozessen nicht auftreten.

Die hohe Temperaturbeständigkeit einer Metallisierung nach Fig. 1 erlaubt auch einen risikolosen Betrieb bei Temperaturen über dem üblicherweise limitierten Temperaturwert von 100°C und bewahrt die zu trennenden Metalle 2, 4 auch über längere Zeit hinweg vor der Interdiffusion mit ihren unerwünschten Auswirkungen, wie der oben erwähnten "Purpurpest" bei der Al-Au-Verbindung.

In Fig. 1 kann zwischen der Sperre 5 und dem zweiten Metall 4 ein Haftvermittler 6 vorgesehen sein. Dieser Haftvermittler 6 kann aus Titan bestehen. Der Haftvermittler 6 kann zusammen mit den übrigen Schichten der Metallisierung nach Fig. 1 im wesentlichen in nur einem Schritt aufgebracht werden.

Für Bauelemente mit einem Substrat aus Galliumten in einem Schritt gibt es auch keine Haftungsproble- 45 phosphid und einer Epitaxieschicht aus Galliumarsenidphosphid können für die Vorderseiten-Metallisierungen folgende Ausführungsbeispiele verwendet werden: Als erstes Metall 2 kann Gold-Zink mit einer Dicke von 600 nm aufgebracht werden. Als Sperre 5 kann Titan Wolfram-Nitrid mit einer Dicke von 200 nm verwendet werden. Als zweites Metall 4 kann Aluminium mit einer Dicke von 1,5 µm aufgebracht werden.

Bei Bauelementen mit einem Substrat aus Galliumphosphid und einer Epitaxieschicht aus Galliumphosphid kann als erstes Metall 2 eine Schicht aus Gold-Zink mit einer Dicke von 600 nm verwendet werden. Als Sperre 5 kann eine Schicht aus Titan-Wolfram-Nitrid mit einer Dicke von 400 nm vorgesehen werden. Als zweites Metall 4 kann eine Schicht aus Aluminium mit einer Dicke von 1,5 µm aufgebracht werden.

Die Erfindung eignet sich für Halbleiterchips, vor allem für III-V-Halbleiter, insbesondere für Halbleiterchips der Optoelektronik, beispielsweise für LED's. Die Erfindung eignet sich besonders für Vorderseitenkon-

### Patentansprüche

1. Metallisierung zum Drahtbonden für einen Halbleiter (1), bei der auf eine Halbleiteroberfläche ein erstes Metall (2), eine Sperre und ein zweites Metall (3) aufgebracht sind, dadurch gekennz ichn t, daß die Sperre (5) zwischen dem ersten Metall (2) und dem zweiten Metall (4) aus Titan-Wolfram-Nitrid (TiWN) besteht.

2. Metallisierung nach Anspruch 1, gekennzeichnet 10 durch Aluminium oder eine Aluminium-Legierung oder Reinst-Gold als zweites Metall (4).

3. Verfahren zur Herstellung einer Metallisierung nach Anspruch 1 oder 2, gekennzeichnet durch Aufbringen der Sperre (5) und des zweiten Metalls 15 (4) im wesentlichen in einem Schritt.

4. Verfahren nach Anspruch 3, gekennzeichnet durch Aufbringen des ersten Metalls (2), der Sperre (5) und des zweiten Metalls (4) im wesentlichen in einem Schritt.

5. Verfahren zur Herstellung einer Metallisierung nach Anspruch 1 oder 2, gekennzeichnet durch Aufbringen eines Haftvermittlers (6) zwischen Sperre (5) und zweitem Metall (4).

Hierzu t Seite(n) Zeichnungen

30

35

40

45

50

55

60

- Leerseite -

Nummer:

Int. Cl.<sup>5</sup>: Offenlegungstag: DE 41 29 647 A1 H 01 L 23/482

2. April 1992

FIG 1




FIG 2






FIG 3



# Request Form for Translation



Translations

U. S. Serial No.: D8	809463	2000 - 0456	•	·
	ter Monton - 9797 2 10-c-01	PTO 200 S.T.I.C. Translation	00-114( ns Branch	
Is this for Board of Patent A	1/99- Red	12/13/99	Phone: Fax: Location:	308-0881 308-0989 Crystal Plaza 3/4 Room 2C01
SDE Signature Dequired to	- Ducu.			
Document Identification (S  "(Note: Please attach a complete, legible	elect One):	anslated to this form)**	most cost e	in providing the ffective service, ver these questions:
1. Patent	Language Country Code	De 004129647	1	ccept an English Equivalent? (Yes/(Sio)
No. of Pages	Publication Date	4/2/92 TIC)	Will you ac	cept an English
2 Article	Author Language Country		<u>۸</u> 0	(Yes/Nd)
3 Other	Type of Document Country Language	<u> </u>	with a tran	like a consultation slator to review the prior to having a
Document Delivery (Select	Preference):	41 49		ritten translation?
Delivery to nearest I	EIC/Office Date: [A.	. 9/. 11 (STIC Only)		_
Call for Pick-up Fax Back	Date: Date:	(STIC Only)  (STIC Only)	JO	_(Yes/No)
STIC USE ONLY				<b>B</b> :
Copv/Search_		Translation 14.0	, was 1	,
Processor:		Date logged in:	11-14-11 12/11	195
Pate assigned: PTO estimated words: 2/90			2/90	
Date filled: Number of pages:				
Equivalent found:	(Yes/No)	In-House Translatio	n Available:	
		In-House:	Contr	actor:
Doc. No.:		Translator:	Name	:
Country:		Assigned:	Prior	•
		Returned:	Sent:	
Remarks:			Retui	rned:

PTO 00-0500

CY=DE DATE=19920402 KIND=A1 PN=4,129,647

METALLIZATION FOR WIRE BONDS FOR A SEMICONDUCTOR [Metallisierung zum Drahtbonden für einen Halbleiter]

Ernst Nirschl, et al.

UNITED STATES PATENT AND TRADEMARK OFFICE Washington, D.C. November 1999

Translated by: FLS, Inc.

PUBLICATION COUNTRY	(10):	DE
DOCUMENT NUMBER	(11):	4129647
DOCUMENT KIND	(12): (13):	A1
PUBLICATION DATE:	(43):	19920402
PUBLICATION DATE	(45);	
APPLICATION NUMBER	(21):	P4129647.8
APPLICATION DATE	(22):	19910906
ADDITION TO	(61):	
INTERNATIONAL CLASSIFICATION	(51):	HO1L 23/482
DOMESTIC CLASSIFICATION	(52):	
PRIORITY COUNTRY	(33):	EP
PRIORITY NUMBER	(31):	90118720.3
PRIORITY DATE	(32):	19900928
INVENTOR	(72):	NIRSCHL, ERNST; LANG GISELA; WEISPFENNING, INGRID
APPLICANT	(71):	SIEMENS AG
TITLE	(54):	METALLIZATION FOR WIRE BONDS FOR A SEMICONDUCTOR
FOREIGN TITLE	[54A]:	Metallisierung zum Drahtbonden für einen Halbleiter

FOREIGN LANGUAGE SVCS

71.

### Description

The invention involves a metallization for wire bonds for a semiconductor in accordance with the preamble of Patent Claim 1.

In semiconductor technology, especially with III-V semiconductors, that are used here as examples, besides simple metallization, frequently metallization series are necessary to create connectors for electrical contact.

Figure 2 shows a typical construction for a metallization series. On semiconductor 1 is found first metal 2. Barrier 3 is provided on first metal 2. Second metal 4 is placed on barrier The function of barrier 3 is to securely hold first metal 2 and second metal 4 apart. Otherwise negative characteristics for the originally intended effect of both individual metals 2, 4 result from direct contact of first metal 2 and second metal 4.

When a metallization series for wire bonds is provided, typically first metal 2 is a AuZn compound for p-doping semiconductor 1 or a AuGe compound for p-doping semiconductor 1, and second metal 4 is Al or an Al alloy or highly pure Au for wire bonds.

A typical, undesired, negative characteristic for direct connection of these metals for wire bonds is a certain AlAu compound, the so-called "purple plague", that arises at higher

Numbers in the margin indicate pagination in the foreign text.

temperatures and drastically worsens the contact characteristics of the metallization series.

Known metallizations without barriers have a typical construction in accordance with Fig. 3. On semiconductor 1 is thereby found first metal 2. Second metal 4 is placed on first metal 2. Metallizations 2, 4 are thereby applied in two steps: in the first step, first metal 2 is applied; if first metal 2 is structured by means of photolithography and etching of first metal 2, then to create a better adhesion of first metal 2 on semiconductor 1 and to achieve the desired electrical characteristic for the contact, for example, the ohmic behavior is tempered. In the second step, second metal 4 is applied and structured. This known metallization construction in accordance with Fig. 3 requires high expenditure for its manufacture. This metallization in accordance with Fig. 3 without a barrier also represents both a risk during further processing (interdiffusion at higher temperatures, bonding problems as a consequence of this) and a dependability risk during operation ("purple plague" in the case of AuAl compounds, with the consequence of mechanical instabilities and a increase in the electrical resistance of the contact).

Another known metallization construction with a sacrificial barrier or passive barrier can be described using Fig. 2. As with a metallization construction in accordance with Fig. 3, the

metallizations can thereby also be applied in two steps: with the first step, the process is as in the metallization construction in accordance with Fig. 3. During the second step, barrier 3 is applied, for example, titanium as a sacrificial barrier or nickel and/or platinum as a passive barrier, then still during the second step, second metal 4 is applied on barrier 3, and barrier 3 is structured together with second metal 4.

This metallization characteristic with sacrificial barrier or 12 passive barrier requires a still higher expenditure than a metallization construction in accordance with Fig. 3. Very difficult with such a metallization construction with a sacrificial barrier or a passive barrier is primarily etching the nickel or platinum during structuring. Wet chemical etching of titanium and nickel is expensive and interferes with dimensional stability. Platinum can be exclusively sputter etched.

In the case of sacrificial barriers, there is a certain resistance with respect to interdiffusion of first metal 2 and second metal 4, however there is always a risk with further procession of the semiconductor components and during operation of the semiconductor components, when barrier 3 is too quickly used up due to higher temperature effects over longer periods of time on the semiconductor elements.

The present invention achieves the goal of providing a metallization of the type mentioned in the introduction that,

differently depending on the usage case.

especially with respect to the barrier, allows in an optimal manner a simple structuring process and stability during further processing and during the operation of the semiconductor elements primarily at higher temperatures and electric currents, weighted

The various partial goals can be technically fulfilled in various ways:

An economic manufacturing process can be achieved through evaporation, sputtering or galvanics.

A small electrical resistance can be achieved through use of metals, metal compounds, alloys, nitrides, or carbides.

A simple structuring process can be achieved through photolithography and then removing the unnecessary parts of the layer by wet chemistry, by plasma etching, by sputter etching or by lifting technology.

Stability during further processing and during the operation of the semiconductor elements primarily at higher temperatures and electrical currents can be achieved by passive barriers, sacrificial barriers, or stuffed barriers.

In accordance with the invention the underlying goal is achieved by a metallization in accordance with patent Claim 1.

Embodiments and advantages of the invention are given in the subclaims and in the description.

/3

In accordance with the invention a stuffed barrier is introduced of titanium-tungsten-nitride (TiWN).

The invention is more closely explained using the figures.

Figure 1 schematically shows a metallization in accordance with the invention.

Figures 2 and 3 explain the typical construction of known metallization series.

In Fig. 1, first metal 2 is applied to semiconductor 1.

Barrier 5 of titanium-tungsten-nitride is provided on first metal

2. Second metal 4 is applied to barrier 5. When semiconductor

1 represents an optical semiconductor component, optical

characteristic of this optical semiconductor component are also

influenced by first metal 2. Barrier 5 forms a solid-diffusion

barrier between first metal 2 and second metal 4. Second metal 4

is chosen with consideration to the contacting of semiconductor

components, for example, with consideration to the wire bonds.

Barrier 5 prevents the influence by second metal 4 of optical

characteristic of the system, which consists of semiconductor 1

and first metal 2.

It is especially advantageous when on semiconductor 1, all layers of the metallization are characteristically applied in only a single step. Thereby, first metal 2, barrier 5 and second metal 4 are first applied one on top of another on semiconductor

1. preferably by sputtering. The entire layer series for the metallization, consisting of first metal 2, barrier 5 and second metal 4, is then structured. The structuring can be achieved by photolithography and then removal of the unnecessary parts of the layer series with customary wet chemistry etching agents.

Semiconductor 1 is then tempered by a temperature treatment together with the entire layer series consisting of first metal 2, barrier 5 and second metal 4. The temperature treatment can extend depending on requirements over a time period between one minute and 30 minutes.

The metallization series can also be applied to semiconductor 1 in two or three steps. With application of the metallization series on semiconductor 1 in two steps, advantageously first metal 2 is applied to semiconductor 1.

Barrier 5 and second metal 4 are then applied, structured and tempered in one step. With application of the metallization series on semiconductor 1 in three steps it is advantageous to place adhesion promotor 6 between barrier 5 and second metal 4.

Titanium can serve as an adhesion promotor. A structuring of metallization layers 2, 4, 5, 6 is possible after applying each individual metallization layer and can be advantageous, for example, for supporting selective etching steps.

With application of two layers one on top of the other characteristically in one step, the border surface (interface)

1. preferably by sputtering. The entire layer series for the m tallization, consisting of first metal 2, barrier 5 and second metal 4, is then structured. The structuring can be achieved by photolithography and then removal of the unnecessary parts of the layer series with customary wet chemistry etching agents.

Semiconductor 1 is then tempered by a temperature treatment together with the entire layer series consisting of first metal 2, barrier 5 and second metal 4. The temperature treatment can extend depending on requirements over a time period between one minute and 30 minutes.

The metallization series can also be applied to semiconductor 1 in two or three steps. With application of the metallization series on semiconductor 1 in two steps, advantageously first metal 2 is applied to semiconductor 1.

Barrier 5 and second metal 4 are then applied, structured and tempered in one step. With application of the metallization series on semiconductor 1 in three steps it is advantageous to place adhesion promotor 6 between barrier 5 and second metal 4.

Titanium can serve as an adhesion promotor. A structuring of metallization layers 2, 4, 5, 6 is possible after applying each individual metallization layer and can be advantageous, for example, for supporting selective etching steps.

With application of two layers one on top of the other characteristically in one step, the border surface (interface)

between these two layers is clean and well defined. With application of two layers in one step, there are also no adhesion problems between these two layers. Especially advantageous is, therefore, the application of layers 2, 3, 4 on semiconductor 1 characteristic in only one step.

Barrier 5 made of titanium-tungsten-nitride serves as a solid diffusion barrier between first metal 2 and second metal 4. A metallization series in accordance with Fig. 1 is temperature-stabile and thereby allows a simplified further processing of semiconductor components. Therefore, especially with contacting of semiconductor components, for example, with wire bonds, no special attention must be given to the temperature used.

A metallization in accordance with Fig. 1 allows a low expenditure for applying the entire metallization to semiconductor 1. With a corresponding layout for the device used to manufacture a metallization in accordance with Fig. 1, all metallization layers can be applied with a single device, preferably in a single sputter device.

A metallization in accordance with Fig. 1 is of high quality. Since the semiconductor segment during the metallization manufacturing process does not leave the vacuum used in the device for the metallization manufacture, no contamination from the air can enter, which prevents formation of damaging interface layers between the individual metal layers.

12/22/99 15:40 <u>1:11/13 No:320</u>

Furthermore, the characteristics of barrier 5 can be adjusted by changing the composition and thickness of the titanium-tungsten-nitride. For example, electrical resistance can be adjusted through the nitrogen content of the titanium-tungsten-nitride. For example, a secure barrier from a somewhat rough metal surface can be tailored by increasing the thickness of barrier 5.

Processes to manufacture the metallization have proved themselves with sputter targets with compositions of 10% titanium and 90% tungsten with nitrogen addition of 5 - 20% in argon sputter gas with precipitation layer thicknesses of 0.1 - 1  $\mu m$ .

Barrier 5 made of titanium-tungsten-nitride can be simply structured with high dimensional stability by wet chemical etching with  $\rm H_2O_2/NH_4OH$  solutions or by plasma etching in  $\rm CF_4/O_2$  gas.

With the further processing of the semiconductor components to which semiconductor 1 belongs, there is no risk from higher temperatures, since the titanium-tungsten-nitride layer will not change at temperatures of even 550°C for over an hour and since such temperature loads do not occur during the subsequent steps of component manufacturing such as all types of die bonds (adhesion, soldering, alloying) or wire bonds and casing processing.

The high temperature resistance of metallization in accordance with Fig. 1 also allows a no risk operation at

temperatures above the customary limiting temperature value of 100°C and protects separated metals 2, 4 even over longer periods of time from interdiffusion with its undesirable effects such as the "purple plague" mentioned above with Al-Au compounds.

In Fig. 1, between barrier 5 and second metal 4, adhesion promoter 6 can be provided. This adhesion promoter 6 can consist of titanium. Adhesion promoter 6 can be applied together with the customary layers for metallization in accordance with Figure 1 in characteristically only one step.

For components with a substrate made of gallium phosphide and an epitaxie layer of gallium arsenide phosphide for the front side metallization, the following exemplary embodiment can be used: as first metal 2, gold-zinc with a thickness of 600 nm can be applied. As barrier 5, titanium-tungsten-nitride with a thickness of 200 nm can be used. As second metal 4, aluminum with a thickness of 1.5 µm can be applied.

With components with a substrate of gallium phosphide and an epitaxie layer of gallium phosphide, as first metal 2, a layer of gold-zinc with a thickness of 600 nm can be used. As barrier 5, a layer of titanium-tungsten-nitride with a thickness of 400 nm can be provided. As second metal 4, a layer of aluminum with a thickness of 1.5 µm can be applied.

The invention is suitable for semiconductor chips, primarily for III-V semiconductors, especially for semiconductor chips for

<u> 15</u>

optoelectronics, for example, for LED's. The invention is especially suitable for front side contacts.

### Patent Claims

- 1. Metallization of wire bonds for a semiconductor (1) in which on a semiconductor surface a first metal (2), a barrier and a second metal (4) are applied, is characterized by the barrier (5) between the first metal (2) and the second metal (4) consisting of titanium-tungsten-nitride (TiWN).
- 2. Metallization in accordance with Claim 1 is characterized by aluminum or an aluminum alloy or highly pure gold as the second metal. (4).
- 3. Process for manufacture of a metallization in accordance with Claim 1 or 2 is characterized by the application of barrier (5) and second metal (4) characteristically in one step.
- 4. Process in accordance with Claim 3 is characterized by application of the first metal (2), the barrier (5) and the second metal (4) characteristically in one step.
- 5. Process for manufacture of a metallization in accordance with Claim 1 or 2 is characterized by the application of an adhesion promoter (6) between the barrier (5) and the second metal (4).

One page of figures included.

DE 004129647 A APR 1992

92-115605/15 L03 U11 SIEI 28.09.90
SIEMENS AG
28.09.90-EP-118720 (02.04.92) H011-23/48
Stable multiple layer metallisation contacts for cpd. semiconductors
- consist of contact metal, barrier of titanium tungsten-nitride and wire-bond metal and can be easily processed

The metallisation contact, for making wire-bonds to the semi-conductor device, consists of metal (2), metal (4) and a barrier (5) between them of Ti-W-nitride (TiWN).

conductor device, consists of metal (2), metal (4) and a barrier (5) between them of Ti-W-nitride (TiWN).

The metal layer (4) is pref. Al, an Al-alloy or pure Au.
All 3 layers are pref. deposited in a single process step.
An adhesion promoter layer (6) can be deposited between the barrier and the second metal layer.

USE /ADVANTAGES

The metallisation system is used in the mfr. of III-V semiconductor devices, especially opto-electronic devices and allows reliable operation even at temps. above 100°C.

The TiWN layer, which acts as a diffusion barrier, can be easily made thick enough to compensate for roughness of the first metal layer. The layer does not change its compsn. during subsequent heat-treatments at temps. up to 550°C.

L(3-G2, 4-A2, 4-C11D)

for 1 hour. The barrier can be easily etched in a weing step. It can be deposited in a vacuum depsn. ac in sequence with the other layers, avoiding the substibeing exposed to the ambient and so avoiding contaminates and reaction in ambient air. The resistance clayer can be adjusted by the N-content.

EXAMPLE

Using a GaP substrate a first metal layer of 600 r AuZn was used. A barrier of 400 nm thick TiWN was ted by sputtering of Ti and W in a 5-20% N<sub>2</sub> concn. using a target of 10% To and 90% W. The final layer 1.5 micron thick Al layer. The TiWN layer could be using H<sub>2</sub>O<sub>2</sub>-NH<sub>4</sub>OH or plasma etching in CF<sub>4</sub> and O<sub>2</sub> (5pp1698HPDwgNo1/3).

gNo1/3).

© 1992 DERWENT PUBLICATIONS LTD.

128, Theobalds Road, London WC1X 8RP, England

US Office: Derwent Inc., 1313 Dolley Madison Boulevard, Suite 401 McLean, VA22101, USA

Unauthorised copying of this abstract not permitted.

X





### BUNDESREPUBLIK

### **<sup>®</sup> Offenlegungsschrift** <sub>10</sub> DE 41 29 647 A 1

(51) Int. Cl.5: H 01 L 23/482

DEUTSCHLAND



**DEUTSCHES PATENTAMT**  (21) Aktenzeichen:

P 41 29 647.8

Anmeldetag:

6. 9.91

43 Offenlegungstag:

2. 4.92

Unionspriorität: 3 3 3

28.09.90 EP 90 11 8720.3

Anmelder:

Siemens AG, 8000 München, DE

(72) Erfinder:


Nirschl, Ernst, Dr., 8411 Wenzenbach, DE; Lang, Gisela; Weispfenning, Ingrid, 8400 Regensburg, DE

### PTO 2000-1140

S.T.I.C. Translations Branch

#### metallisierung zum Drahtbonden für einen Halbleiter

Eine Metallisierung zum Drahtbonden für einen Halbleiter 1), bei der auf eine Halbleiteroberfläche ein erstes Metall (2), eine Sperre und ein zweites Metall (4) aufgebracht sind, soll ein wirtschaftliches Herstellverfahren, einen kleinen elektrischen Widerstand, ein einfaches Strukturierverfahren und Stabilität während der Weiterverarbeitung und während des Betriebs des Halbleiterbauelements ermöglichen. Die Sperre (5) zwischen dem ersten Metall (2) und dem zweiten Metall (4) besteht aus Titan-Wolfram-Nitrid (TiWN).



#### Beschreibung

Die Erfindung betrifft eine Metallisierung zum Drahtbonden für einen Halbleiter nach dem Oberbegriff des Patentanspruchs 1.

In der Halbleitertechnik, insbesondere bei den III-V-Halbleitern, die hier als Beispiele herangezogen werden, sind neben Einfachmetallisierungen häufig Metallisierungsfolgen notwendig, um Anschlüsse für den elektrischen Kontakt zu bekommen.

Fig. 2 zeigt einen typischen Aufbau für eine Metallisierungsfolge. Auf einem Halbleiter 1 befindet sich ein erstes Metall 2. Auf dem ersten Metall 2 ist eine Sperre 3 vorgesehen. Auf der Sperre 3 ist ein zweites Metall 4 angeordnet. Aufgabe der Sperre 3 ist es, das erste Me- 15 tall 2 und das zweite Metall 4 sicher auseinander zu halten. Anderenfalls ergeben sich aus dem direkten Verbund von erstem Metall 2 und zweitem Metall 4 negative Eigenschaften für die ursprünglich gedachte Wirkung der beiden Einzelmetalle 2, 4.

Wenn die Metallisierungsfolge zum Drahtbonden (wire bond) vorgesehen ist, ist typischerweise das erste Metall 2 eine AuZn-Verbindung zur p-Dotierung des Halbleiters 1 oder eine AuGe-Verbindung zur n-Dotierung des Halbleiters 1 und das zweite Metall 4 ist Al 25 bzw. eine Al-Legierung oder Reinst-Au zum Wire-Bonden.

Eine typische nicht gewünschte negative Eigenschaft des direkten Verbunds dieser Metalle beim Drahtbonden ist eine bestimmte AlAu-Verbindung, die sogenann- 30 te "Purpurpest", die bei höheren Temperaturen entsteht und die die Kontakteigenschaften der Metallisierungsfolge drastisch verschlechtert.

Bekannte Metallisierungen ohne Sperre weisen einen typischen Aufbau nach Fig. 3 auf. Auf einem Halbleiter 35 1 befindet sich dabei ein erstes Metall 2. Auf dem ersten Metall 2 ist ein zweites Metall 4 aufgebracht. Die Metallisierungen 2, 4 werden dabei in zwei Schritten aufgebracht: Beim ersten Schritt wird das erste Metall 2 aufgebracht, wird das erste Metall 2 mittels Fotolithogra- 40 phie und Ätzen des ersten Metalls 2 strukturiert, wird anschließend zur Erzielung einer besseren Haftung des ersten Metalls 2 auf dem Halbleiter 1 und zum Erreichen der gewünschten elektrischen Eigenschaft des Kontakts, z. B. des ohmschen Verhalten des Kontakts 45 getempert. Beim zweiten Schritt wird das zweite Metall 4 aufgebracht und strukturiert. Dieser bekannte Metallisierungsaufbau nach Fig. 3 muß mit hohem Aufwand hergestellt werden. Auch stellt diese Metallisierung nach Fig. 3 ohne Sperre sowohl ein Risiko bei der Wei- 50 den Unteransprüchen und in der Beschreibung ange; terverarbeitung (Interdiffusion bei höheren Temperaturen, als Folge davon Bondprobleme) als auch ein Zuverlässigkeitsrisiko während des Betriebs dar ("Purpurpest" im Falle von AuAl-Verbindungen, mit der Folge von mechanischen Instabilitäten und eines Anstiegs des 55 läutert. elektrischen Widerstands des Kontakts).

Ein anderer bekannter Metallisierungsaufbau mit Opfersperre oder passiver Sperre kann anhand von Fig. 2 beschrieben werden. Wie bei einem Metallisierungsaufbau nach Fig. 3 werden auch dabei die Metallisierungen 60 in zwei Schritten aufgebracht: Beim ersten Schritt wird wie bei einem Metallisierungsaufbau nach Fig. 3 vorgegangen. Beim zweiten Schritt wird eine Sperre 3 aufgebracht, beispielsweise Titan als Opfersperre oder Nickel bzw. Platin als passive Sperre, sodann wird noch beim 65 zweiten Schritt das zweite Metall 4 auf die Sperre 3 aufgebracht und werden die Sperre 3 gemeinsam mit dem zweiten Metall 4 strukturiert.

Dieser Metallisierungsaufbau mit Opfersperre oc passiver Sperre erfordert einen noch höheren Aufwa als ein Metallisierungsaufbau nach Fig. 3. Sehr schw rig ist bei einem solchen Metallisierungsaufbau mit C fersperre oder passiver Sperre vor allem beim Struk rieren das Ätzen des Nickel bzw. des Platin. Das naßel mische Atzen des Titan und des Nickel ist aufwend und beeinträchtigt die Maßhaltigkeit. Platin kann a schließlich sputtergeätzt werden.

Im Falle der Opfersperre gibt es zwar eine gewi: Resistenz gegenüber einer Interdiffusion des ersten N talls 2 und des zweiten Metalls 4, jedoch besteht inin noch ein Risiko bei der Weiterverarbeitung des Halbl terbauelements und während des Betriebs des Halbl terbauelements, wenn sich die Sperre 3 aufgrund höl rer Temperatureinwirkung auf das Halbleiterbaue ment über längere Zeit zu schnell verbraucht.

Der vorliegenden Erfindung liegt die Aufgabe : grunde, eine Metallisierung der eingangs genannten / anzugeben, die insbesondere in Hinblick auf die Spei ein wirtschaftliches Herstellverfahren, einen klein elektrischen Widerstand, ein einfaches Strukturieryfahren und Stabilität während der Weiterverarbeitu und während des Betriebs des Halbleiterbaueleme: vor allem bei höheren Temperaturen und elektrisch Strömen, je nach Anwendungsfall unterschiedlich į wichtet, jeweils in optimaler Weise ermöglicht.

Die unterschiedlichen Teilaufgaben können technis in verschiedener Art und Weise erfüllt werden:

Ein wirtschaftliches Herstellverfahren kann dur Aufdampfen, Sputtern, Galvanik erzielt werden.

Ein kleiner elektrischer Widerstand kann durch Ve wendung von Metallen, Metallverbindungen, Legiert gen, Nitride, Carbide erreicht werden.

Ein einfaches Strukturierverfahren kann durch Folithographie und anschließendes Entfernen der nicht ! nötigten Teile der Schicht durch Naßchemie, dur Plasmaätzen, durch Sputterätzen oder durch Abhel technik erreicht werden.

Stabilität während der Weiterverarbeitung und wi rend des Betriebs des Halbleiterbauelements vor alle bei höheren Temperaturen und elektrischen Ström kann durch passive Sperren (passive barrier), Opfsperren (sacrificial barrier), Verfüllungssperren (stuff barrier) erzielt werden.

Erfindungsgemäß wird die zugrundeliegende Aufs be durch eine Metallisierung nach dem Patentanspru 1 gelöst.

Ausgestaltungen und Vorteile der Erfindung sind

Erfindungsgemäß wird eine Verfüllungssperre Tita Wolfram-Nitrid (TiWN) eingeführt.

Die Erfindung wird anhand der Zeichnung näher

Fig. 1 zeigt schematisch eine erfindungsgemäße N tallisierung.

Fig. 2 und 3 erläutern den typischen Aufbau von l kannten Metallisierungsfolgen.

Bei Fig. 1 ist auf einem Halbleiterkörper 1 ein ers Metall 2 aufgebracht. Auf dem ersten Metall 2 ist e: Sperre 5 aus Titan-Wolfram-Nitrid vorgesehen. Auf Sperre 5 ist ein zweites Metall 4 aufgebracht. Wenn c Halbleiter 1 ein optisches Halbleiterbauelement rep sentiert, werden durch das erste Metall 2 auch optisc Eigenschaften dieses optischen Halbleiterbauelemei beeinflußt. Die Sperre 5 bildet eine Festkörper-Dif: sionssperre zwischen dem ersten Metall 2 und de

reiten Metall 4. Das zweite Metall 4 ist ausgewählt in nblick auf die Kontaktierung des Halbleiterbaueleents, z. B. in Hinblick auf das Drahtbonden. Die Sperre verhindert die Beeinflussung der optischen Eigennaften des Systems, welches aus dem Halbleiter 1 und m ersten Metall 2 besteht, durch das zweite Metall 4. Besonders vorteilhaft ist es, wenn auf den Halbleiter 1 ntliche Schichten der Metallisierung im wesentlichen nur einem einzigen Schritt aufgebracht werden. Daı werden zuerst das erste Metall 2, die Sperre 5 und s zweite Metall 4 übereinander auf den Halbleiter 1 rzugsweise durch Sputtern aufgebracht. Sodann wird gesamte Schichtfolge der Metallisierung, bestehend 3 dem ersten Metall 2, der Sperre 5 und dem zweiten etali 4 strukturiert. Die Strukturierung kann durch tolithographie und anschließendes Entfernen der cht benötigten Teile der Schichtfolge mit üblichen Behemischen Ätzmitteln erfolgen. Sodann wird der Ibleiter 1 zusammen mit der gesamten Schichtfolge stehend aus erstem Metall 2, Sperre 5 und zweitem 20 etall 4 getempert durch Temperaturbehandlung. Die :mperaturbehandlung kann bei Temperaturen zwinen 400-550°C erfolgen. Die Temperaturbehandig kann sich je nach Anforderung über einen Zeitbech zwischen einer Minute und 30 Minuten erstrecken. 25 Die Metallisierungsfolge kann auf den Halbleiter 1 ch in zwei oder in drei Schritten aufgebracht werden. ım Aufbringen der Metallisierungsfolge auf den lbleiter 1 in zwei Schritten wird vorteilhaft das erste etall 2 auf den Halbleiter 1 aufgebracht. Sodann wer- 30 1 die Sperre 5 und das zweite Metall 4 in einem aritt aufgebracht, strukturiert und getempert. Beim fbringen der Metallisierungsfolge auf den Halbleiter i drei Schritten ist es vorteilhaft, zwischen der Sperre nd das zweite Metall 4 einen Haftvermittler 6 anzu- 35 inen. Als Haftvermittler kann Titan dienen. Eine ukturierung der Metallisierungsschichten 2, 4, 5, 6 ist ch dem Aufbringen jeder einzelnen Metallisierungsicht möglich und kann vorteilhaft sein, z. B. zur Erzieng selektiver Ätzschritte.

Beim Aufbringen von zwei Schichten übereinander wesentlichen in einem Schritt ist die Grenzfläche terface) zwischen diesen beiden Schichten sauber 1 wohl definiert. Beim Aufbringen von zwei Schich-: in einem Schritt gibt es auch keine Haftungsproble- 45 zwischen diesen beiden Schichten. Besonders vorihaft ist daher das Aufbringen der Schichten 2, 3, 4 auf a Halbleiter 1 im wesentlichen in nur einem Schritt. Die Sperre 5 aus Titan-Wolfram-Nitrid dient als Festnd einem zweiten Metall 4. Eine Metallisierungsfolge ch Fig. 1 ist temperaturstabil und ermöglicht damit vereinfachtes Weiterverarbeiten des Halbleiterbauments. Insbesondere muß daher beim Kontaktieren nc an nicht besonders auf die verwendete Temperageachtet werden.

zine Metallisierung nach Fig. 1 ermöglicht einen gegen Aufwand beim Aufbringen der gesamten Metalerung auf den Halbleiter 1. Bei entsprechender Aus- 60 ung der verwendeten Vorrichtung zur Herstellung er Metallisierung nach Fig. 1 können alle Metallisiegsschichten in einer einzigen Anlage, vorzugsweise iner einzigen Sputteranlage, aufgebracht werden. ine Metallisierung nach Fig. 1 ist von hoher Qualität. 65 takte. die Halbleiterscheiben während des Herstellungszesses der Metallisierung nicht aus dem Vakuum der wendeten Anlage zur Herstellung der Metallisierung

herauskommen, können keine Kontaminationen aus der Luft auftreten, was die Bildung schädlicher Interface-Schichten zwischen den einzelnen Metallschichten verhindert. Weiterhin lassen sich die Eigenschaften der Sperre 5 durch Änderung der Zusammensetzung und Dicke des Titan-Wolfram-Nitrids einstellen. Z. B. läßt sich der elektrische Widerstand durch den Stickstoffgehalt des Titan-Wolfram-Nitrids einstellen. Z.B. läßt sich die sichere Absperrung einer etwas rauheren Oberfläche eines Metalls durch Erhöhung der Dicke der Sperre 5 einstellen.

Bewährt haben sich Prozesse zur Herstellung der Metallisierung mit Sputtertargets mit Zusammensetzungen von 10% Titan und 90% Wolfram bei einer Stickstoffzugabe von 5 – 20% im Argon-Sputtergas bei niedergeschlagenen Schichtdicken von 0,1 - 1 um.

Die Sperre 5 aus Titan-Wolfram-Nitrid kann mit hoher Maßhaltigkeit einfach strukturiert werden durch naßchemisches Ätzen mit H2O2/NH4OH-Lösungen oder durch Plasmaätzen im CF<sub>4</sub>/O<sub>2</sub>-Gas.

Bei der Weiterverarbeitung des Halbleiterbauelements, zu dem der Halbleiter 1 gehört, besteht kein Risiko durch höhere Temperaturen, da die Titan-Wolfram-Nitrid-Schicht sich bei Temperaturen von selbst 550°C über eine Stunde hinweg nicht verändert und da solche Temperaturbelastungen bei den nachfolgenden Schritten der Bauelementenherstellung wie alle Arten von Die-Bonden (Kleben, Löten, Legieren) oder Wire-Bonden und Umhüllungsprozessen nicht auftreten.

Die hohe Temperaturbeständigkeit einer Metallisierung nach Fig. 1 erlaubt auch einen risikolosen Betrieb bei Temperaturen über dem üblicherweise limitierten Temperaturwert von 100°C und bewahrt die zu trennenden Metalle 2, 4 auch über längere Zeit hinweg vor der Interdiffusion mit ihren unerwünschten Auswirkungen, wie der oben erwähnten "Purpurpest" bei der Al-Au-Verbindung.

In Fig. 1 kann zwischen der Sperre 5 und dem zweiten Metall 4 ein Haftvermittler 6 vorgesehen sein. Dieser 40 Haftvermittler 6 kann aus Titan bestehen. Der Haftvermittler 6 kann zusammen mit den übrigen Schichten der Metallisierung nach Fig. 1 im wesentlichen in nur einem Schritt aufgebracht werden.

Für Bauelemente mit einem Substrat aus Galliumphosphid und einer Epitaxieschicht aus Galliumarsenidphosphid Ednnen für die Vorderseiten-Metallisierungen folgende Ausführungsbeispiele verwender werden: Als erstes Metall 2 kann Gold-Zink mit einer Dicke von 600 nm aufgebrecht werden. Als Sperre 5 kann Titan :per-Diffusionssperre zwischen einem ersten Metall 50-Wolfram-Nigrid mit einer Dictie von 200 nm verwendet werden. Als zweites Metall 4 kann Aluminium mit einer Dicke von 1,5 µm aufgebracht werden.

Bei Bauelementen mit einem Substrat aus Galliumphosphid und einer Epitaxieschicht aus Galliumphos-Halbleiterbauelements, beispielsweise beim Draht- 55 phid kann als erstes Metall 2 eine Schicht aus Gold-Zink mit einer Dicke von 600 nm verwendet werden. Als Sperre 5 kann eine Schicht aus Titan-Wolfram-Nitrid mit einer Dicke von 400 nm vorgesehen werden. Als zweites Metall 4 kann eine Schicht aus Aluminium mit einer Dicke von 1,5 µm aufgebracht werden.

Die Erfindung eignet sich für Halbleiterchips, vor allem für III-V-Halbleiter, insbesondere für Halbleiterchips der Optoelektronik, beispielsweise für LED's. Die Erfindung eignet sich besonders für Vorderseitenkon-

### Patentansprüche

1. Metallisierung zum Drahtbonden für einen Halbleiter (1), bei der auf eine Halbleiteroberfläche ein erstes Metall (2), eine Sperre und ein zweites Metall (4) aufgebracht sind, dadurch gekennzeichnet, daß die Sperre (5) zwischen dem ersten Metall (2) und dem zweiten Metall (4) aus Titan-Wolfram-Nitrid (TiWN) besteht.

2. Metallisierung nach Anspruch 1, gekennzeichnet 10 durch Aluminium oder eine Aluminium-Legierung oder Reinst-Gold als zweites Metall (4).

3. Verfahren zur Herstellung einer Metallisierung nach Anspruch 1 oder 2, gekennzeichnet durch Aufbringen der Sperre (5) und des zweiten Metalls (4) im wesentlichen in einem Schritt.

4. Verfahren nach Anspruch 3, gekennzeichnet durch Aufbringen des ersten Metalls (2), der Sperre (5) und des zweiten Metalls (4) im wesentlichen in einem Schritt.

5. Verfahren zur Herstellung einer Metallisierung nach Anspruch 1 oder 2, gekennzeichnet durch Aufbringen eines Haftvermittlers (6) zwischen Sperre (5) und zweitem Metall (4).

Hierzu 1 Seite(n) Zeichnungen

25

30

35

40

45

50

55

60

Nummer: Int. Cl.<sup>5</sup>:

DE 41 29 647 H 01 L 23/4

Int. Cl.\*: Offenlegungstag:

2. April 1992






FIG 2





FIG 3



- Leerseite -

PTO 00-0500

METALLIZATION FOR WIRE BONDS FOR A SEMICONDUCTOR [Metallisierung zum Drahtbonden für einen Halbleiter]

Ernst Nirschl, et al.

UNITED STATES PATENT AND TRADEMARK OFFICE Washington, D.C. November 1999

Translated by: FLS, Inc.

PUBLICATION COUNTRY	(10):	DE
DOCUMENT NUMBER	(11):	4129647
DOCUMENT KIND .	(12): (13):	A1
PUBLICATION DATE:	(43):	19920402
PUBLICATION DATE	(45):	
APPLICATION NUMBER	(21):	P4129647.8
APPLICATION DATE	(22):	19910906
ADDITION TO	(61):	
INTERNATIONAL CLASSIFICATION	(51):	HO1L 23/482
DOMESTIC CLASSIFICATION	(52):	
PRIORITY COUNTRY	(33):	EP
PRIORITY NUMBER	(31):	90118720.3
PRIORITY DATE	(32):	19900928
INVENTOR	(72):	NIRSCHL, ERNST; LANG GISELA; WEISPFENNING, INGRID
APPLICANT	(71):	SIEMENS AG
TITLE	(54):	METALLIZATION FOR WIRE BONDS FOR A SEMICONDUCTOR
FOREIGN TITLE	[54A]:	Metallisierung zum Drahtbonden für einen Halbleiter

The invention involves a metallization for wire bonds for a semiconductor in accordance with the preamble of Patent Claim 1.

In semiconductor technology, especially with III-V semiconductors, that are used here as examples, besides simple metallization, frequently metallization series are necessary to create connectors for electrical contact.

Figure 2 shows a typical construction for a metallization series. On semiconductor 1 is found first metal 2. Barrier 3 is provided on first metal 2. Second metal 4 is placed on barrier 3. The function of barrier 3 is to securely hold first metal 2 and second metal 4 apart. Otherwise negative characteristics for the originally intended effect of both individual metals 2, 4 result from direct contact of first metal 2 and second metal 4.

When a metallization series for wire bonds is provided, typically first metal 2 is a AuZn compound for p-doping semiconductor 1 or a AuGe compound for p-doping semiconductor 1, and second metal 4 is Al or an Al alloy or highly pure Au for wire bonds.

A typical, undesired, negative characteristic for direct connection of these metals for wire bonds is a certain AlAu compound, the so-called "purple plague", that arises at higher

 $<sup>^{\</sup>star}$ Numbers in the margin indicate pagination in the foreign text.

temperatures and drastically worsens the contact characteristics of the metallization series.

Known metallizations without barriers have a typical construction in accordance with Fig. 3. On semiconductor 1 is thereby found first metal 2. Second metal 4 is placed on first metal 2. Metallizations 2, 4 are thereby applied in two steps: in the first step, first metal 2 is applied; if first metal 2 is structured by means of photolithography and etching of first metal 2, then to create a better adhesion of first metal 2 on semiconductor 1 and to achieve the desired electrical characteristic for the contact, for example, the ohmic behavior is tempered. In the second step, second metal 4 is applied and structured. This known metallization construction in accordance with Fig. 3 requires high expenditure for its manufacture. metallization in accordance with Fig. 3 without a barrier also represents both a risk during further processing (interdiffusion at higher temperatures, bonding problems as a consequence of this) and a dependability risk during operation ("purple plague" in the case of AuAl compounds, with the consequence of mechanical instabilities and a increase in the electrical resistance of the contact).

Another known metallization construction with a sacrificial barrier or passive barrier can be described using Fig. 2. As with a metallization construction in accordance with Fig. 3, the

metallizations can thereby also be applied in two steps: with the first step, the process is as in the metallization construction in accordance with Fig. 3. During the second step, barrier 3 is applied, for example, titanium as a sacrificial barrier or nickel and/or platinum as a passive barrier, then still during the second step, second metal 4 is applied on barrier 3, and barrier 3 is structured together with second metal 4.

This metallization characteristic with sacrificial barrier or /2 passive barrier requires a still higher expenditure than a metallization construction in accordance with Fig. 3. Very difficult with such a metallization construction with a sacrificial barrier or a passive barrier is primarily etching the nickel or platinum during structuring. Wet chemical etching of titanium and nickel is expensive and interferes with dimensional stability. Platinum can be exclusively sputter etched.

In the case of sacrificial barriers, there is a certain resistance with respect to interdiffusion of first metal 2 and second metal 4, however there is always a risk with further procession of the semiconductor components and during operation of the semiconductor components, when barrier 3 is too quickly used up due to higher temperature effects over longer periods of time on the semiconductor elements.

The present invention achieves the goal of providing a metallization of the type mentioned in the introduction that,

especially with respect to the barrier, allows in an optimal manner a simple structuring process and stability during further processing and during the operation of the semiconductor elements primarily at higher temperatures and electric currents, weighted differently depending on the usage case.

The various partial goals can be technically fulfilled in various ways:

An economic manufacturing process can be achieved through evaporation, sputtering or galvanics.

A small electrical resistance can be achieved through use of metals, metal compounds, alloys, nitrides, or carbides.

A simple structuring process can be achieved through photolithography and then removing the unnecessary parts of the layer by wet chemistry, by plasma etching, by sputter etching or by lifting technology.

Stability during further processing and during the operation of the semiconductor elements primarily at higher temperatures and electrical currents can be achieved by passive barriers, sacrificial barriers, or stuffed barriers.

In accordance with the invention the underlying goal is achieved by a metallization in accordance with patent Claim 1.

Embodiments and advantages of the invention are given in the subclaims and in the description.

In accordance with the invention a stuffed barrier is introduced of titanium-tungsten-nitride (TiWN).

The invention is more closely explained using the figures.

Figure 1 schematically shows a metallization in accordance with the invention.

Figures 2 and 3 explain the typical construction of known metallization series.

In Fig. 1, first metal 2 is applied to semiconductor 1.

Barrier 5 of titanium-tungsten-nitride is provided on first metal

2. Second metal 4 is applied to barrier 5. When semiconductor

1 represents an optical semiconductor component, optical
characteristic of this optical semiconductor component are also
influenced by first metal 2. Barrier 5 forms a solid-diffusion
barrier between first metal 2 and second metal 4. Second metal 4

is chosen with consideration to the contacting of semiconductor
components, for example, with consideration to the wire bonds.
Barrier 5 prevents the influence by second metal 4 of optical
characteristic of the system, which consists of semiconductor 1

and first metal 2.

It is especially advantageous when on semiconductor 1, all layers of the metallization are characteristically applied in only a single step. Thereby, first metal 2, barrier 5 and second metal 4 are first applied one on top of another on semiconductor

1, preferably by sputtering. The entire layer series for the metallization, consisting of first metal 2, barrier 5 and second metal 4, is then structured. The structuring can be achieved by photolithography and then removal of the unnecessary parts of the layer series with customary wet chemistry etching agents.

Semiconductor 1 is then tempered by a temperature treatment together with the entire layer series consisting of first metal 2, barrier 5 and second metal 4. The temperature treatment can extend depending on requirements over a time period between one minute and 30 minutes.

The metallization series can also be applied to semiconductor 1 in two or three steps. With application of the metallization series on semiconductor 1 in two steps, advantageously first metal 2 is applied to semiconductor 1.

Barrier 5 and second metal 4 are then applied, structured and tempered in one step. With application of the metallization series on semiconductor 1 in three steps it is advantageous to place adhesion promotor 6 between barrier 5 and second metal 4. Titanium can serve as an adhesion promotor. A structuring of metallization layers 2, 4, 5, 6 is possible after applying each individual metallization layer and can be advantageous, for example, for supporting selective etching steps.

With application of two layers one on top of the other characteristically in one step, the border surface (interface)

between these two layers is clean and well defined. With application of two layers in one step, there are also no adhesion problems between these two layers. Especially advantageous is, therefore, the application of layers 2, 3, 4 on semiconductor 1 characteristic in only one step.

Barrier 5 made of titanium-tungsten-nitride serves as a solid diffusion barrier between first metal 2 and second metal 4. A metallization series in accordance with Fig. 1 is temperature-stabile and thereby allows a simplified further processing of semiconductor components. Therefore, especially with contacting of semiconductor components, for example, with wire bonds, no special attention must be given to the temperature used.

A metallization in accordance with Fig. 1 allows a low expenditure for applying the entire metallization to semiconductor 1. With a corresponding layout for the device used to manufacture a metallization in accordance with Fig. 1, all metallization layers can be applied with a single device, preferably in a single sputter device.

A metallization in accordance with Fig. 1 is of high quality. Since the semiconductor segment during the metallization manufacturing process does not leave the vacuum used in the device for the metallization manufacture, no contamination from the air can enter, which prevents formation of damaging interface layers between the individual metal layers.

<u>/4</u>

Furthermore, the characteristics of barrier **5** can be adjusted by changing the composition and thickness of the titanium-tungsten-nitride. For example, electrical resistance can be adjusted through the nitrogen content of the titanium-tungsten-nitride. For example, a secure barrier from a somewhat rough metal surface can be tailored by increasing the thickness of barrier **5**.

Processes to manufacture the metallization have proved themselves with sputter targets with compositions of 10% titanium and 90% tungsten with nitrogen addition of 5 - 20% in argon sputter gas with precipitation layer thicknesses of 0.1 - 1  $\mu$ m.

Barrier  $\bf 5$  made of titanium-tungsten-nitride can be simply structured with high dimensional stability by wet chemical etching with  $\rm H_2O_2/NH_4OH$  solutions or by plasma etching in  $\rm CF_4/O_2$  gas.

With the further processing of the semiconductor components to which semiconductor 1 belongs, there is no risk from higher temperatures, since the titanium-tungsten-nitride layer will not change at temperatures of even 550°C for over an hour and since such temperature loads do not occur during the subsequent steps of component manufacturing such as all types of die bonds (adhesion, soldering, alloying) or wire bonds and casing processing.

The high temperature resistance of metallization in accordance with Fig. 1 also allows a no risk operation at


temperatures above the customary limiting temperature value of 100°C and protects separated metals 2, 4 even over longer periods of time from interdiffusion with its undesirable effects such as the "purple plague" mentioned above with Al-Au compounds.

In Fig. 1, between barrier 5 and second metal 4, adhesion promoter 6 can be provided. This adhesion promoter 6 can consist of titanium. Adhesion promoter 6 can be applied together with the customary layers for metallization in accordance with Figure 1 in characteristically only one step.

For components with a substrate made of gallium phosphide and an epitaxie layer of gallium arsenide phosphide for the front side metallization, the following exemplary embodiment can be used: as first metal 2, gold-zinc with a thickness of 600 nm can be applied. As barrier 5, titanium-tungsten-nitride with a thickness of 200 nm can be used. As second metal 4, aluminum with a thickness of 1.5 µm can be applied.

With components with a substrate of gallium phosphide and an epitaxie layer of gallium phosphide, as first metal 2, a layer of gold-zinc with a thickness of 600 nm can be used. As barrier 5, a layer of titanium-tungsten-nitride with a thickness of 400 nm can be provided. As second metal 4, a layer of aluminum with a thickness of 1.5 µm can be applied.

The invention is suitable for semiconductor chips, primarily for III-V semiconductors, especially for semiconductor chips for



### Patent Claims

/5

- 1. Metallization of wire bonds for a semiconductor (1) in which on a semiconductor surface a first metal (2), a barrier and a second metal (4) are applied, is characterized by the barrier (5) between the first metal (2) and the second metal (4) consisting of titanium-tungsten-nitride (TiWN).
- 2. Metallization in accordance with Claim 1 is characterized by aluminum or an aluminum alloy or highly pure gold as the second metal (4).
- 3. Process for manufacture of a metallization in accordance with Claim 1 or 2 is characterized by the application of barrier (5) and second metal (4) characteristically in one step.
- 4. Process in accordance with Claim 3 is characterized by application of the first metal (2), the barrier (5) and the second metal (4) characteristically in one step.
- 5. Process for manufacture of a metallization in accordance with Claim 1 or 2 is characterized by the application of an adhesion promoter (6) between the barrier (5) and the second metal (4).

One page of figures included.

Nummer: Int. Cl.<sup>5</sup>: DE 41 29 647 A1 H 01 L 23/482

Offenlegungstag:

2. April 1992

FIG 1




FIG 2




FIG 3

